【冰質台股】20250116(四)-台積電法說CPO進度，CoWos砍單消息也公開說，日本2025年下半年2奈米量產

作者：納蘭雪敏



上次台積電法說會：
【冰質台股】20241017(四)-台積電法說會，業績太好一小時結束

對於2024Q4預測二度上修今年美元營收預估：

財務預測財測營收區間261~269億美元，假設美元兌換新台幣32元，預估毛利率區間57.0 - 59.0%，營業利益率區間 46.5-48.5%，算起來是Q4季增13%

可以看到目前主要以5奈米的32%做為主要的製程，3奈米則是20%。

實際上公布

台積電2024年第四季財務報告，合併營收約8,684.6億元（折合 268.8 億美元），所以屬於上次預測的高標左右，但沒有突破預期上限，季增 14.3%、年增 38.8%，稅後純益則增加15.2％。

毛利率：59.0%

營業利益率：49.0%

稅後純益率：43.1%

營業利益率達到上次法說會預測高標，季增 14.3%也達到預測值以上。

稅後每股盈餘（EPS）為14.45元

3 奈米製程：占 Q4 晶圓銷售金額 26%

5 奈米製程：占 Q4 晶圓銷售金額 34%

7 奈米製程：占 Q4 晶圓銷售金額 14%

整體先進製程（7 奈米及更先進製程）：占 Q4 晶圓銷售金額 74%

上次法說5奈米32%，本次進展到34%，3奈米從20%上升到26%。

製程部分明顯3奈米與5奈米成為主力。

2024年的3奈米比2023年的3奈米佔比大幅擴張3倍，5奈米與7奈米變動不大，16奈米與28奈米都明顯出現下降。

2024Q4主要還是以AI為主的HPC和智慧手機為主，說穿了就是NVDA與AAPL兩家公司是最大客戶，當然高通或者聯發科這些手機廠商也都被歸納在智慧手機，HPC也有AVGO等ASIC大廠投產。

以2024年來看也完全不意外，AI為主的HPC佔據台積電51%的佔比，年增率58%，智慧手機仍然佔據35%，車用與物聯網則11%，其他的佔比都太小。

2025Q1財務預測：

台積電預估 2025 年第 1 季美元營收介於 250 至 258 億美元，平均值約季減 5.5%，符合市場預期。

毛利率：57% ~ 59%

營業利益率：46.5% ~ 48.5%

2025 年台積電會繼續成長，預計全年美元營收將成長 24% 至 26%，未來五年年複合成長率（CAGR）約 20%，AI 需求持續推動台積電業務成長，公司仍在積極擴產，以滿足客戶對高效能運算（HPC）及 AI 晶片的需求。

2025年電力將影響台積電1%的毛利率，未來5年人工智慧晶片的CAGR將達到40%區間的中段，從2024年開始的五年內，以美元計算的CAGR為20%。

資本支出：

台積電 2025 年資本支出預計為 380 至 420 億美元，挑戰歷史新高，顯示公司持續擴產以因應未來需求，2024 年全年資本支出實際運用 297.6 億美元，略低於先前預估的 300 億美元。

以2025年與2024年比較，假設取中位數，400億美元來看，資本支出仍有34.4%的成長，臺灣仍會是主要先進製程的開發地，研發中心仍在臺灣，研發完成會複製產線到各地，亞利桑那州第一座晶圓廠第四季開始4奈米量產，第二和第三晶圓廠已開始步入正軌，計劃未來在亞利桑那州推出A16技術，A16計劃於2026年下半年量產。

日本晶圓廠於2024年底開始量產，產量良好，計畫2025年下半年量產2奈米晶片。

台積公司A16™是下一代的奈米片（Nanosheet）電晶體技術，並採用超級電軌技術（Super Power Rail，SPR）。台積公司的SPR是具有獨創性、領先業界的背面供電解決方案。SPR將供電線路移到晶圓背面，以在晶圓正面釋放出更多訊號線路佈局空間，來提升邏輯密度和效能。SPR也能大幅度降低IR drop，進而提升供電效率。

獨特的backside contact技術能夠維持與傳統正面供電下相同的 閘極密度（Gate Density） 、布局版框尺寸（Layout Footprint）和元件寬度調節的彈性，因此可以提供最佳的密度和速度上的優勢，這也是業界首創的技術。

A16特別適用於具有複雜訊號線路和高密度供電線路的高效能運算（HPC）產品。相對於N2P，A16在相同電壓下可得到8%~10%速度提升，或在相同速度下減少15%~20%的功耗，並提升1.07~1.10X的晶片密度（Chip Density） 。

簡單來說A16奈米片（Nanosheet）設計可以讓晶片更小，但性能更強，超級電軌技術（SPR）技術線路將在晶圓背面，正面可以有更多空間有訊號線，比之前的技術可以提升8%~10%的速度，或者減少15%~20%的耗電量，晶片的容量也可以增加大約7%~10%，可以在同樣大小的晶片上裝更多功能。

CPO進度：

共同封裝光學（CPO, Co-Packaged Optics） 與 矽光子（Silicon Photonics） 之間有密切關聯，CPO 是將光學元件（如光收發器）與電子晶片（如 CPU 或 GPU）共同封裝在同一個封裝內，以縮短數據傳輸的距離，提升傳輸速度並降低功耗。它是未來高效能運算（HPC）和資料中心的重要技術，光學元件直接靠近處理器或伺服器晶片。

矽光子技術是 CPO 的重要實現方式之一。CPO 需要高效的光學元件，而矽光子技術能夠實現低成本、低功耗且高整合度的光學解決方案，因此矽光子在 CPO 的開發扮演核心角色。

董事長魏哲家認為，儘管已經有初步的成果(Good Result)，不過要達到量產階段仍需要1年甚至1年半以上的時間。先進封裝產能，魏哲家提到持續追趕客戶需求，透露客戶CPU Server Chip採用CoWoS先進封裝即將發生(Coming)。

黃仁勳抵台時也強調，輝達對台積電的CoWoS訂單是有增無減，驗證之前摩根大通的消息，CoWoS的訂單轉移到較高階的製程。