【冰質台股】20240601(六)-矽統股東會，一年暴漲以來暴漲250%以上

作者：納蘭雪敏

先來談一下矽統因為聯電董事長洪嘉聰兼任矽統董事長被關注，洪嘉聰為現任聯華電子董事長，畢業於淡江大學會計系， 1991 年加入聯電團隊並曾任職於聯電企業理財、信用管理暨財務部經理、財務長與財務資深副總，2004 年獲 Institutional Investor 選為亞洲半導體業最佳財務長，洪先生同時兼任智原科技及矽統科技董事長。

聯電 (2303) 的旗下 IC 設計公司矽統 (2363) 在前幾天，2024年5月27日開股東會，董事長洪嘉聰表示，矽統最大股東是聯電，這二十幾年僅靠聯電股利支撐獲利，這次矽統改組。

第一步將實施現金減資

第二重新聚焦產品線

第三併購山東聯暻半導體，預計2024年底收購完成，矽統將轉型 ASIC 。

ASIC 全名「Application-Specific Integrated Circuit」，中文是「應用特定積體電路」。ASIC 是專門為某一特定應用或功能設計的積體電路，與通用的集成電路不同，ASIC 的設計針對特定的任務進行優化，通常在性能、功耗和面積等方面有顯著的優勢。

ASIC 的應用範圍廣泛，應用在加密貨幣挖礦、數位訊號處理、網路設備、移動通訊、影像處理等領域，因為針對特定任務進行優化，ASIC 可以在這些應用中提供比通用處理器（如 CPU 或 GPU）更高的效率和性能。

比如，在比特幣挖礦中，專門設計的 ASIC 可以比使用 GPU 或 CPU 更快速且更高效地完成挖礦任務，因此成為比特幣挖礦的主要硬體選擇。

洪嘉聰認為矽統這二十幾年都沒什麼賺錢，國內半導體產業相當競爭，矽統也面臨競爭力不足的問題，去年2023年 7 月矽統進行改組，自己擔任董事長一職就是誠惶誠恐，聯電又是最大股東，沒有下來承擔不行，洪嘉聰接任矽統第一個想法就是，矽統股本太大，年營收 2 億元、股本卻 75 億元，因此決定尋找資金、將現金退還給股東，減少資本額，第二，矽統希望重新聚焦產品線，透過有競爭力且核心的技術開發新產品，藉此強化公司營運。

但矽統從2022年10月份股價最低點14元已經上漲到2024年4月最高點76元，不過2022年與2023年本業利潤都還是虧損，且虧損相當，2022年虧損4.6億元，2023年虧損4.5億元，完全依賴股息收入差不多9.5億元到10.5億元，自身沒有賺錢能力。

洪嘉聰希望協助矽統找到可以互補的業務，提高競爭力與營收，洪嘉聰說，互補業務就如同今年宣布收購的山東聯暻半導體，這是位於山東濟南的 ASIC 設計服務公司，跟智原 (3035) 有點類似，經過在大陸多年耕耘，在當地也有知名度，去年營收 13 億元、獲利逾 2 億元，今年首季營收年增 10%，獲利 6000 萬元，是不錯的標的。

如果以完全收購山東聯暻半導體來看，不考慮股息的部分，矽統還是要虧2.5億元左右，2024年Q1，矽統本業還是虧損1億元。

洪嘉聰看好，聯暻是設計服務公司，矽統是 IC 設計公司，雙方業務互補，且聯暻在中國較難找到好的設計人才，矽統所處的台灣相對容易，對兩者都有益處，從營收獲利角度來看，聯暻去年營收 13 億元，矽統才做 1.87 億元，是矽統的 7 至 8 倍，未來合併後，將持續找尋雙方業務合作的機會，矽統預計年底完成收購，實際時程待主管機關核定。

財務長補充，截至今年第一季底，矽統手上現金 39 億元，此次現金減資預估花費 26 億元，每股配發 0.3 元現金股利也會支出 2.25 億元，合併山東聯暻則支付 3.47 億元，整體共花費 32 億元現金，目前現金足夠因應未來一段時間營運，也預期短期不會再辦理募資與減資。

從矽統股東會的說法，收購山東聯暻半導體並不是個問題，但就算看好山東聯暻半導體會成長，關鍵還是山東聯暻半導體未來能做怎樣的ASIC業務帶給矽統至少先把4.5億元每年的本業虧損打平？

從矽統股東會看不到這個說法，但股價已經跑到76元的高點了。

洪嘉聰自己也說本業成長不會這麼快，近幾年人才流失，公司也調高薪資因應，並保留手上現金，未來在找尋與自家產品能產生綜效的公司，才有機會整合，越來越多 IC 設計業者往 22/28 奈米前進，APR 需求也跟著增加，聯暻強項在後端結合矽統在前端的設計能量，聯暻強項在後端，將結合矽統在前端的設計能量，雙方互補性高，一同擴大布局 ASIC 業務，也不排除再度發動併購。

問題是聯暻半導體(山東)有限公司成立於2014年，本身就是台灣聯電集團(UMC)在大陸的專業積體電路設計服務公司，他並不是另外的一家公司，只是臺灣矽統收購大陸聯電體系的設計服務公司的內部整合，聯暻專注於先進工藝節點(0.35um-14nm)的設計服務，為客戶提供從規格制定到晶片的完整、包括RTL、IP、Synthesis、APR、DFT等眾多設計環節，主要做Fabless客戶，現在全球幾乎都是Fabless，有自己晶圓廠的只有三星跟INTEL。

聯暻半導體之所以被稱為「後端」公司，是因為它主要專注於IC設計流程中的後端設計服務。後端設計是指從邏輯設計轉換為實體設計的過程，涉及將設計好的電路元件自動放置到晶片的指定位置上，並根據設計要求生成連接這些元件的導線，然後進行各種驗證，確保晶片能夠正確運作。

後端設計包括以下幾個主要環節：

Auto Place and Route (APR)：自動佈局及布線，是將電路元件放置在晶片上並生成連接導線的過程。

Design for Testability (DFT)：可測試性設計，確保晶片在製造後能夠進行有效的測試，檢查是否存在缺陷。

Timing Analysis and Optimization：時序分析與優化，確保電路在預定的時序下能夠正確運作。

Power Analysis and Optimization：功耗分析與優化，確保電路在運行時的功耗在合理範圍內。

Physical Verification：物理驗證，檢查設計是否符合製造工藝規範，並進行DRC（設計規則檢查）和LVS（佈局與電路比對）。

聯暻專注於這些後端設計服務，能夠為客戶提供從邏輯設計到實體設計的完整技術支援，這是許多IC設計公司成功流片的關鍵。因為這些後端環節直接影響晶片的性能、功耗和面積，所以後端設計服務對於高品質晶片的製造至關重要。聯暻在這方面的專業技術和經驗，所以確實後端的聯暻與矽統前端整合是不錯，關鍵還是客戶在哪裡？

洪嘉聰指出，聯暻是設計服務公司，做了十幾年也做出口碑，但聯暻想要做 ASIC 業務，卻沒有人力可以承接，地點又是在山東濟南，發展相對受限，未來若投審會通過後，其將併入矽統，由矽統找人就相對容易，這一點聽起來像是從臺灣輸出IC設計的人力到中國大陸整合後進行半導體ASIC開發本地客戶。

前面有強調APR需求在22奈米與28奈米需求提升後，這裡APR 是指 "Auto Place and Route"，中文是「自動佈局及布線」。APR 是晶片設計過程中的一個關鍵步驟，主要目的是將設計好的電路元件自動放置到晶片的指定位置上，並根據設計要求自動生成連接這些元件的導線。

APR 工具可以提高設計效率，減少手動佈局和布線的時間和錯誤，特別是在現代高度複雜的IC設計中。它是後端設計流程中的重要組成部分，對於縮短設計周期和提高設計質量特別重要。

美國明年2025起要對大陸半導體課 50% 關稅，會有什麼影響有待觀察，但以目前狀況來看，聯暻營運相對穩定，矽統則預期今年會成長，但不會有幾倍的成長，總經理戎樂天補充，矽統目前已經有麥克風產品正在銷售，主要是應用在語音辨識，透過麥克風軟硬體結合讓客戶有更廣泛的應用。

矽統科技網站在下方，目前看起來都是Digital MEMS Microphone微機電麥克風相關產品。

SiS - 歡迎光臨矽統科技網站

坦白說洪嘉聰是財務背景，都是在做併購的動作，但矽統需要的是產品經理，而且看起來與智原太像，還不如直接併入智原，解決聯電太多上市公司的問題最快，否則就必須換一個能開發產品不怕花錢的人，反而拉高槓桿全面開發拓展應用層面，以我狹隘的眼光，實在看不出矽統有什麼價值可以具有現在的市值，2024年5月28日收盤時矽統市值455.8億元，但這是一家除了一年靠聯電股息收10億元外，沒辦法靠自己獲利的公司！